SEMICONDUCTOR DEVICE

Patent number:

JP2299259

Publication date:

1990-12-11

Inventor:

KOMIYA YOSHIO

Applicant:

NISSAN MOTOR

Classification: - international:

G02B6/122; G02B6/12; H01L27/00; H01L27/15;

H01S5/00; H04B10/02; H04B10/28; G02B6/122; G02B6/12; H01L27/00; H01L27/15; H01S5/00; H04B10/02; H04B10/28; (IPC1-7): G02B6/12; H01L27/00; H01L27/15; H01S3/18; H04B10/02

- european:


Application number: JP19890118810 19890515 Priority number(s): JP19890118810 19890515

Report a data error here

Abstract of JP2299259

PURPOSE:To easily constitute an optoelectric IC(O-E IC) of three dimensional structure by a method wherein a semiconductor device and an optical component both formed on a semiconductor layer are made to operate together enabling their functions to correlate organically with each other.

CONSTITUTION: A recess 22 is provided onto the surface of a board 101 which includes a semiconductor layer which constitutes a three dimensional device, wiring regions 7A and 21A are provided even to the base of the recess 22, a signal can be transmitted between the primary side and the rear side of the board 101 which includes the semiconductor layer through the intermediary of signal transmitting means 6 and 16 located on the base of the recess 22, and prescribed parts of an upper and a lower board, 101 and 102, are electrically connected. An micro-optical component 502 provided, at least, onto the board 102 and a semiconductor device 501 provided at a position on the other board 101 corresponding to the position where the optical component 502 is provided are so constituted that they operate as being optically coupled. By this setup, various types of components can be three-dimensionally constituted in lamination, so that optoelectric system can be easily constituted into an IC.



Data supplied from the esp@cenet database - Worldwide

◎ 公 開 特 許 公 報 (A) 平2-299259

(9) Int. Cl. 5 H 01 L 27/00 G 02 B 6/12 H 01 L 27/15 H 01 S 3/18 H 04 B 10/02 職別配号 庁内整理番号 3 0 1 C 7514-5 F

@公開 平成2年(1990)12月11日

C 7514-5F B 7036-2H 7733-5F 7377-5F

8523-5K H 04 B 9/00

W

審査請求 未請求 請求項の数 1 (全20頁)

60発明の名称 半導体装置

②特 願 平1-118810

②出 願 平1(1989)5月15日

@発明者 小宮 祥男

神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

⑪出 願 人 日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

砂代 理 人 弁理士 中村 純之助

明和普

1. 発明の名称 半導体製鋼

2. 特許請求の範囲

板状の結板を少くとも2層以上つみかさねて結 合されて構成される3次元デバイスにおいて、1 つの層を形成する基板上の一部に微小な光学部品 が形成され、他の暦を形成する基板の少くとも一 部に半導体デバイスが形成され、かつ、少なくと も1つの基板の裏面には少なくとも1つの凹部が 形成され、旗凹部の底面すなわち基板の篠い部分 を貫通して設けられたオーミック部材若しくは娘 効果子を介して基板の主袋面と裏面とを電気的に 接続する接続手段が設けられ、譲接続手段を介し て上部の基板と下部の基板との所定部分が電気的 に接続され、また、上記の少なくとも1つの基板 に設けられた微小光学部品と他の基板の対応する 位置に設けられた半導体デバイスとが光学的に結 合されて動作するように構成したことを特徴とす る光学-世気動作を一部に有する3次元集積化さ

れた半導体装置。

3. 発明の詳細な説明

(発明の利用分野)

この発明は、半導体層を含む基板を少くとも1つ含んだ複数の板状の基板を積層し、所望の部分で接着した3次元デバイスに関するものであり、特に、少くとも1つの基板には微小光学部品が備えられ、上記半導体層に形成された半導体デバイスの機能と上記光学部品の機能とを有機的に関連させることによって動作させることを特徴とする光学一電気機能(opto-electronics)を備えた3次元デバイスによる集積化された半導体装置に関する。

(伊来技術)

従来の3次元デバイスとしては、例えば「"日経マイクロデバイス"1985年7月号第175 頁」に記述されているようなものがある。

上記の従来例においては、半導体層を含む基根 を積度して形成する3次元デバイス構成において、 構成する板状の基板の一方の主義面から裏側のも う一方の基板へ達する信号の伝送方法において良 い方法が提案されていなかった。

また、半導体基板の主義面と裏面とをA B ドーパントによる P N 接合によって貫通させる方法としては、「"アイ イー イー イー コンピュータ" (Jan. Grinberg他"IEEE Computor", 1984 Jan. p68,)」に記載されているものがある。

更に、光学-電気機能を一部にもつ光学-電気 集積回路(以下、〇-E・ICと略記する)としては、例えば「"日経マイクロデバイス" 198 5年7月号211頁に記載されているものがある。

このO-E・ICは、微小光学部品と半導体デバイスとを単一の基板に形成して、その機能を動作させるという構成のものであった。

[発明が解決しようとする鎌題]

しかしながら、上記のような従来の3次元デバイスにおいては、例えば基板主表面から裏面への 信号の伝達をPN接合の貫通で行うものにおいて は、接合による分布容量やP⁺部分の上下抵抗値

つの基板に集積しても機能の有効な集積効果が得られるというものではない。そのため従来の装置においては、単一基板上に形成したO-E-ICの機能も十分に満足できる技術水準には到達していない等の多くの問題点があった。

本発明は上記のごとき従来技術の問題を解決することを目的とするものである。

[課題を解決するための手段]

上記の目的を達成するため、本発明においては、 特許額求の範囲に記載するように構成している。

すなわち、本発明においては、板状の基板を少くとも2層以上つみかさねて結合されて構成ススを構成する1つの基板が半準体層を含む基板の1つの面に出版で、 の半導体層を含む基板の1つの面に対象に当れた状態で配換であるがある。 のの半導体層を含む基板の1つの面に対象に当れた状態で配換である。 のはまた、凹部の斜面にも絶縁された状態で配換の れ、また、凹部の斜面にも絶縁された状態で配換の があるされる配線では、凹部と があるされるの の底面と反対側の基板の主表面部には配線で の制御が困難であるという問題があった。また、マイクロブリッヂ部分も相互に磁着していないので、2つの括板を結合する機械的構造の安定性において要求を十分に満たすことが困難であった。 また、他の部分との電気的アイソレーションも理想でない、等の種々の問題点があった。

更に、従来の〇一E・ICにあっては、単一の基板に微小光学部品と半導体デバイスとが形機でれていたために、〇一E・ICとして十分な機能を逮成することが困難であった。また、存逸にも、発光動作をもつ化合物半導体デバイス(半導体レーザ、発光ダイオード等)、受光動作をうけもつSiなどの半導体デバイス、微小レンズやフィルターなどの受動光学部品をもつ基板では入る、ないターなどの受動光学部品をもつが表したり方向を変える光東制御デバイス等を1つの基板の中に集積することは製造技術上非常に困難である。

また、元来光束の動作を制御するデバイスは、 電子デバイスに比べて著しい空間位置依存性をも つため、単にO-B・ICに必要な微小部品を 1

あり、前記の凹部の薄くなっている部分に信号を 伝達する手段がある。この信号を伝達する手段は 半導体層に形成される3 始子以上の他動デバイス (総線ゲートデバイス、パイポーラデバイスなど) でもよく、または2娘子の低抵抗部材や傷低抵抗 配線部材であってもよい。さらに、半導体層など で形成された非線形2端子デバイス(各種ダイオ ード、PNPN素子等)でもよい。上記のように 構成したことにより、半導体層を含む基板の主殺 面と裏面係とが凹部の底面部にある信号伝達手段 を介して信号伝達が可能となる。この信号伝達手 段を利用すれば、複数額の基板を接着、結合して 形成される3次元デバイスの積層基板の垂直方向 の信号の伝達が従来技術に比べて容易になる。こ れらはこの3次元集積回路デバイスの信号処理の 同時平行処理や情報処理量の大幅な増大をもたら す.

また、本務明においては、3次元デバイスを構成する積層基板のうち、いくつかの基板が半導体層を含まない場合もありうる。このような場合で

特別年2~299259(3)

も基板と飛渡な方向の電気信号の伝達は多くの勘 合、必要になる。この基板はガラス基板や石英基 扱であってもよい。また電気光学効果をもつPL 2.Tのようなセラミック基板であってもよい。さ らに、接地やシールド、雅熱部の冷却などを確実 にするためのアルミ板のような金属板であっても よい。上記のような基板に凹部の形状を形成し、 凹部の底面に配線領域が到達し、凹部の斜面に必 姿に応じて絶縁膜を介して配線領域で連絡されて、 凹部のある基板の一方の主殺菌にある配線部へ達 絡されている。凹部の底面と反対側の基板の主浪 **面部にも配線用の薄膜パターンがある。凹部側に** ある配線の所定の信号は凹部のうすくなっている 部分の一部の信号伝達手段によってもう一方の裏 銀の配線領域に伝達される。この信号伝達手段を 構成する部材は結晶性の半導体では困難であり、 例えば、製作の容易さから例をあげると、周囲が 絶縁膜でアイソレートされたポリS1等を用いる ことが出来る。また、その他の低抵抗性部材や幅 低抵抗特性をもつ配益部材であってもよい。さら

に、AC個号であれば絶縁膜による容量結合でも よい。ただし、このような場合、配線間や信号伝 連手段の電位設定の相互独立性が要求される。こ れらは上記基板に各種の絶縁膜を密着させた構造 がのぞましい。

様成の製作上の困難さがある点では、金属性基板において最も注意を要する。例えば、アルミ金属板の場合は、陽循酸化のような絶縁膜形成法を提用することによって前記の様成に必要とされるアイソレーション構造と配線構造、信号伝達構造等を製作することができる。

また、前記従来技術で述べた平面構成のO-E・I Cの問題点も、本発明においては、光デバイスと半導体デバイスとに対して、それぞれを適当な 接板に配置、設定することができるので、製作上 の困難点を遊けることができる。

また、上配の各種の部品の3次元空間上で積層 構成による構成が可能となるので、O-E電子システムの小形化、IC化が容易になるという利点 がある。

上記のように、本発明は、3 次元デバイスとしての及所とO-E・I Cデバイスとしての 投所を有しているので、前記のごとき従来の3 次元デバイスと3 次元デバイスによる集積回路の問題点を解決することが出来ると同時に、3 次元O-Eデバイスや3 次元O-Eデバイスによる集積回路などに新しい応用と超小形化をもたらすことが可能となる。

(爽施例)

第1図は、本発明の1実施例の概略を示す断面 図であり、〇一日機能をもつ基板融着型3次元デ パイスの一部を示している。

この突庭例においては、SiICを含む基板101と102とが配線の接続を上下基板間で確保されながら融着されている。

まず、半導体基板101(例えばSi基板)は SOI構成をもっている。すなわち、半導体基板 101には厚いSi部1があり、SOIの表面に はフィールド絶縁膜2がある。この半導体基板1 01の厚いSi部1に接板裏面からSOI構造の I層へ速するエッチ穴22、55および56があけられている。このエッチ穴22、55、56は深い穴であるが、半導体圧力センサなどの技術分野でこのような深い穴は形成されている。このエッチ穴22、55、56の周囲は絶縁膜3で保護されている。

と真面側の配線が接続される。

また、左傾のMOSトランジスタは、n*ソース15、ドレイン部16、ゲート18、ソース用電低19、ドレイン用電低20等で形成されている。上記のドレイン部16は、基板裏面側(凹部の底面)まで貫通されている。これは深いn*拡散層またはn*ポリSi層を輝いp型のSi層13の中にうめ込むことによって可能になる。また、基板裏面のエッチ穴22中には裏面の厚いSi板の表面に連する配線21A、218がある。

このようなないエッチ穴 2 2 の斜面の部分の電極のパターンニングは、通常の方法では高低がありすぎて困難であるが、平行性のよいレーザ光をの他光級とマスグによってフォトレジストをパターンニングすることは可能である。その他、近年発表されているレーザ光その他のビーム技術をもちいた直接エッチ法や直接デポジションなども提用できる。

次に、上記半導体基板101の左側の部分に、 本発明のもう1つの特徴である光学作用を利用す る電子手段である部品 5 0 1 が形成されている。この実施例においては、このの部分に光束を知った。すなわち、 5 0 1 の絶嫌膜 1 4 の上にドープされた絶縁膜 2 3 かある。これは P S G のよれるの最もながでものないのよに 5 0 1 の 線の最もなができます。 1 の の とに 5 0 1 の 線の の と で を の な が か ら リン元 満 が い で を 2 6 が 形成 される。 さらに 海 い に 居 2 6 が 形成 されている。 場合に は 絶縁 原 2 7 を 一部に 設けてもよい。 それらに よって 8 度 2 7 を 一部に 設けてもよい。 それらに 4 度 度 2 8 A と 2 8 B が 設けられ、 逆パイアス 接合によって 光東を 検知する。

次に、前記半導体基板101の下部にはもう1つの半導体基板102(例えばSi基板)が設けられている。この下部基板102の右側部分には CMOSインバータを含むICが配置されている。 すなわち、pウェル17があり、このウェルへの コンタクト29が設けられている。また、n 基板

へのコンタクト30、p+ソース部31、pチャネルMOSトランジスタのドレイン32、nチヤネルMOSトランジスタのドレイン33、n+ソース34、Siゲート35、36、薄いゲート用絶線膜37、38、層間絶線膜39、Voo電低40、Vae電極41、CMOS出力用電極42、CMOSゲート入力用電極43A等が通常の方法で形成されている。

この下部の半導体基板102の左側の部分には本発明のもう1つの特徴である機が光学部品502.が配置されている。この部分は光束を過過させる目的で厚いSi部分が1周2'へ到達するまでエッチされて凹部を形成している。

この部分を光収束作用をもつF 2 P (フレネル・ソーン・プレート)にする場合には、まず絶縁膜の上に別の絶縁膜などの透明膜4 8 を形成し、さらにその上に電子ビーム群光などによってフレネルリングをフォトレジスト4 B A またはそれによって形状が転写される透明物質膜4 9 B (SiO。 歴、Ta、O・N等)で形成する。なお、電子ビー ムを円形に描画することは電子ビームを駆動することは電子ビームを駆動することは電子ビームを駆動することにある。また、最近では電子ビームの電光時間や露光回数を円周にそって制御することによって、ノコギリ放または証似ノコギリ次を持ち、選想的な光学的位相シフトを起すプレーズ波形を持つドストも電子ビーム描画技術を用いて形成されている。

上記のように、FZPの技術によって焦点距離 f,を持ったレンズとほぼ似たような収束作用を 或る故長でもつFZPも製作可飽となっている。

なお、FZPは光学部品の一例として挙げたも のであり、他の光学部品でもよい。

次に、上記の2つの半導体基板101と102 とを配線の接線を含めて相互に触着し、3次元数 機構治とする方法について類明する。

上記のように半導体基板をこの融着方法として は、例えば「インターナショナル エレクトロン デバイス・ミーティング テクニカル ダイジェ スト (International Electron Devices Meeting Technical Digest, 1984, p816 M.Yasumoto 他、"Promising new fabrication process developed for stacked LSI's)」に記載されている方法がある。

本実施例においては、上記文献記載の方法とほぼ同様の融者方法を用いる場合を例示する。

この方法においては、まず、 A 2 電極の上に 2 層の A u / T i 層を形成する。 次に、上記の A u / T i 層を形成する。 次に、上記の R u / T i 層の 電極と同一の高さまでポリイミド層でコートし、プラズマ O * でエッチングした後、 A u / T i 電極を輸出させ、 平坦化も同時に行う。このような 環境は成を第1回の上部の半導体基板 102の主 表面とに作り込んでおく。そして上記の 2 つの基板を所望の位置にアラインし、熱圧者法で融着する。

以下、詳細に説明する。

上部の半導体基板101の裏面の電極21Bと下部の半導体基板102のゲートアルミ電価43 Aとを融資する場合、まず、上部の半導体基板1 01のA8電極21Bの上にポリイミド層44と

であるポリイミドの物性によって可能となり、 稜 関格板の各抵板での亜による不具合を防止するこ とができる。

なお、上記の2つの基板に配置された電極間の 触着法は一例であって、本発明のデバイス構成が この触着方法に限定されるものでないことは明ら かである。

次に、第1回に示した機小光学部品の作用について説明する。

光学部品を配設した部位においては、厚い半導体基板部はエッチ穴55.56によって除去されている。エッチ穴の周辺は、上部の基板101では絶縁膜54によってパッシベートされている。

上記の佛成において、平行光東57が下部の基板102の下部から入射されている場合を考える。

光東57はF2P49によって収束され、例えば光東58A、光東58Bとなって上部の基板101の光学部品の部位に到達する。光東58Aは例えばPN接合光校知器501によって光検知さ

上記のような被層基板による3次元稜層構成において、ストレスの緩和は、複数の基板に設定された四部(エッチ穴22、55、56等)によって基板が薄くなっている部位の配置や高分子材料

れる。一方、光東58BはSOIの絶縁膜14 (この部分は光学窓を形成している)をほとんど 減衰せずに透過し、上部の基板101の上方に伝 勝する。もし上部の基板101の上に更に別の基 板が上記と類似の方法で融資されていれば、その 基板にも光束の作用を伝達させることができる。

なお、第1回の実施例では、光学部品のある部分は、それほど高集積素子を含む必要はないが、一般的には、このような〇ーE機能をもつ一般な用例として、C. C. Dやその他の半導体関係はパターン) 検知デバイスでもあっても はい・また、そのような場合の方が 3 次元〇ー E 機能デバイスによるパターン認識、固像転写、固像記憶電子カメラ、などに有効に利用できる。

また、本発明の構成においては、上部と下部の 基板の接着方法や職着方法は特に限定するもので はなく、他の接着方法や職者方法を用いてもよい。

本発明の基本的な構成の1 要素は、第1回の7 B ~ 7 A ~ 6 ~ 1 2 B ~ 1 2 A の経路に示すように、低低抗オーミック領域6による凹部を介した

持開平2-299259(6)

お板主双面と返面との接続手段にある。また別の手段としては阿一の凹部を利用して3 増予以上の能動端子をもつ能動デバイス(第1 図の例では、ソース15、ドレイン16、ゲート18をもつ MOSトランジスタ)の1つの能動端子(第1 図ではドレイン)を介して、基板主要面と裏面とをスイッチ機構を含ませた形式で遊れすることも可能である。

上記のような本発明の構成に基づく基板主義面と返面との結合手段の多様性は、複数の基板を積層して形成され、その一部に半導体基板を含む構成からなる3次元デバイスを設計するときに有効に利用することが出来る。

次に、第2図は、1つの凹部に2つ以上の電極 記線を設けた場合の構成を示す実施例図である。 なお、第2図においては、前記第1図の上部の 店 板101と類似の構造を上下反転した状態で示し たものであり、(A)及び(B)は断面図、(C) は斜根図を示す。

まず、第2四(A)は、半導体基板60に、四

また、前記第1図の突筋例で示したように、 M O S トランジスタのドレイン出力のような能動デ バイスの増子が進在していてもかまわない。 嬰点 は基板裏面に設けた凹部の底面のコンタクト増子 で相互の増子にかかる電圧が独自設定できる構成 条件、バイアス条件を満たしていればよいことに なる。

次に、第3図は、1つの基板内に複数の凹部があり、かつその凹部の中に前に述べたような複数の凹部裏面端子がある場合の実施例図であり、よ板裏面から見た平面図を示す。

第3回において、各凹部A、B、C、Dには8×2個のコンタクト端子68が設けられている。この構成によれば16ビットの借号の転送を基板 主表面と裏面との間で行なうことができる。

 部22がチャネル状に形成されている状態を示す。また、第2図(B)は、電極が凹部から引き出されている状態を示し、凹部22のある裏面の絶縁膜62、主製面にある絶縁膜63、低低抗オーミック領域64を分離するための絶縁膜61、裏面電極のコンタクト部65A、裏面電極の引き出し部65B、主製面電極のコンタクト部66A、主要面電極の引き出し部66B等が設けられている。

また、第2図(C)は、上記のごとき構造が1つの凹所に2個ある場合を示す。

この場合には、2つの電極65A-65Bと65A'-65B'との場合を示しているが、凹部の中で電気的分離ができていれば、電極の数を増加することができる。

また、第2図においては、低低抗オーミック領域64を周囲から分離する手段として、絶縁膜61による分離を用いたが、周囲の電圧分布を適宜 選択して設計すれば、ロ↑P接合の逆バイアス分離も利用できないことではない。

子で構成してもよい。

また、複数基板で上下の信号の授受を考える場合、第1回の実施例で考えたように上部基板から下部基板へ行く信号の流れと、下部基板から上部基板へ行く信号の流れとがある。 したがって、第3回の凹部で、Dを、これらの信号の流れを各々分担して伝送する凹部としてもよい。

第3回のごとき基板を複数枚重ねた場合も考えられる。このように複数の基板を積層して用いる場合は、相互に捜する基板の凹部同志が重ならないように、ずらした位置に設定してもよい。

様用構成でもって第3回のようなエッチチャンネル・スイッチ・コネクタの2×8ビットをA.B.C.Dのように構成すれば、32ビットの下向き信号(上部基板から下部基板への信号)と32ビットの上向き信号(下部基板から上部基板への信号)とを同時に並列処理することができ、3次元積層デバイスの特徴を有効に活用することが出来る。

本発明の半導体装置は、上記のごとく複数の基

板を触消させて3次元デパイスを形成する場合に 有効である。

また、これまで述べた実施例においては、半導体基板としてSi基板及びSOI基板を用いた場合を例示したが、Si on Glass基板やSOS (Si on Sapphire) 基板の場合でも、Si M の部分を利用して本発明の構成を形成することができる。また、Glass基板、Sapphire基板もエッチング、RI E などによって基板の裏面に穴を設けてSi 層まで凹部をあけることができる。

上記の構造の場合、n層のモノリシック多層 3 次元デバイスで最下部の基板が厚い場合は、その 最下部の基板の裏面をエッチングして凹部を形成 することができるから、本発明の特徴を備えた半 選体基板に設当することになる。従って、本発明 の記載における半選体基板とは上記に述べたよう な全ての場合の半選体形を含んだ基板ということ で広義に定義することができる。

また、後述するように、3次元デバイスを構成 する構成要素として、積層された複数の基板のう ちで半導体層を含まない基板も必要となる場合が なる。

これらは既にのべたようにPLZT站板のようなセラミック基板、あるいはシールドや熱放散のため企風板であってもよい。また厚膜技術ではセラミックによるC、Rによる積層構成も発設されている。これらの半導体層を含まない基板にあっても基板の垂直方向への配線の接続は必要となる。

例えば、金属性基板であっても3次元デバイスの後層基板の1つの要素として使用するときは、 基板の主数面から、変例へ、あるいは裏面から主数 面への垂直方向の信号の伝達が行われることが有 用である場合がある。そのような場合にも前記の ごとき本発明の基板主数面と裏面との信号の伝達

方法を適用することが出来る。

上記の方法を適用する場合における絶縁膜としては、例えば、アルミニューム金属板の場合は、 関係酸化法などでアルミナの絶縁膜を所望の厚さ に形成することが出来る。この方法では1~20 μmのアルミナの絶縁膜を形成することが出来る。 また、電気的絶縁や浮遊容量の減少のために、更 に高分子絶縁層をつけたり、その上に更に金属配 線層を形成したりする場合がある。

上記のような場合でも、基本的構成は前記第2図のような基板構成を適用することが出来る。すなわち、第2回において、Si基板がA8基板に代わったと考えればよい。この場合、熱の放散や電気的絶縁で信頼性を確保するためには、絶縁膜62、63はSiICの絶縁膜に比べて1~20倍程度の厚さになってもよい。

また、絶縁膜は1層でなく2種類の絶縁膜を重ねてもよい。

また、基板裏面から凹部の底面にいたる配線形 材の複数個の形成法も第2図と同じように設定す ることができる。

また、基板の凹の底面と対向する主表面にも金 風配線層を形成できる。

また、基板うら面から基板主裏面の金属配線領域へ信号を伝える信号伝達手段64は、ポリSi 限などの抵抗体でもよいし、低抵抗配線部材である n * (又は p *) ポリSi層や M o . W . T a のような高融点配線材でもよい。

また、上記の信号伝達手段 6 4 を接板の金属の 低位とアイソレートするためには、分離用柏林膜 6 1 は十分厚いことが必要である。この絶縁膜と しては A 8 の陽極酸化による A 8 1 O 1 膜などを有 効利用できる。

また、上記の構成を第2回にのべた構成に類似の構造で A 4 基板について形成すれば、金属基板においても多数のスルーホールを設定できる。

上記のスルーホールは、IC技術を活用できるので、従来のスルーホールの個々の大きさと比べて徴制化、高稽密化が可能であり、そのため3次元VLSIのような高集積機細化3次元デバイス

また、上記の技術思想はその他のデバイスにも 有効利用できるが、3次元デバイスの構成から考 えると、積層基板3次元デバイスの実験法やイン ブット端子、アウトブット端子の設定の方法にも 活用することが出来る。

以上、第2図の構成を金属性基板へ適用する場合の構成上の要点をのべた。

また基板の本体のパルク材と配線とのリークも 少く数定できる。

また、第2回に示したような基板裏面の凹部の

上記のように、異題材質の基板を含めて積層3 次元デバイスを構成する場合には、応力、盃、型 度変化などによる信頼性構造の点から更にごれら の構成を総合設計し、所望の3次元デバイスの最 適化を図る必要がある。

なお、上記のような総合設計において、異種基 仮が混入したことによる3次元デバイスの動作、 信銭性における困難点が除去できない場合は、そ のような構成は不適当なものであり、3次元デバ イスの実用化という点からは遊けるべきである。

また、3次元デバイスを構成する各基板に発生する応力、歪、温度変化に対応する機械的結合強度などの耐久性、信頼性を確保するためには、各基板とそれに結合される配線部材に或る程度の可換性を持たせるとよい。例えば、リード線のに空間に浮いた状態で配線質域を形成し、本発明には一ムリード技術で配線であることが可能であるように非板との間の結合法を上部域で相互に結合するように構成すれば、これらの配線の

また、これまで述べたようなSi 基板以外の基板を積層した場合には、基板間の熱膨脹低数の相違よる各構成基板へのストレスの悪影響も考慮する必要がある。

熱放散による感影響は金属性基板や熱伝導のよい基板を用いることによって四速できるので、良い効果をあたえることも可能である。

結合には機秘的にフレキシビリティーがあり、各 結板に発生する応力、通とその温度変化に対して 上記の可撓性も含めた安定構造によって柔軟に対 応できる。

次に、第4回は本発明の第2の実施例回であり、 微小光学部品として受動光学部品を用いた場合の 断面図を示す。

本実施例においては、一例としてSiSOI基板について説明する。Si基板を例として用いているのは熱感限係数などが積層基板の間でちがわない方が3次元デバイスの倍額性構造上のぞましいからである。

まず、節4回(a)は、受動光学部品としてマイクロレンズアレーを用いた例を示している。マイクロレンズをつくる方法はいくつか報告されているが、図示のごとく、凹レンズ(または凸レンズ)110となるようにイオンビーム、電子ビームなどで増細加工する。またはフォトレジストのレンズ状プロファイルを転写する方法もある。あるいは或る種の不能物をドープすることによって

その物質の収析率をΔη 増加させる等の方法によってレンズ状の風折率分布を作ってもよい。 さらには、特殊なマスクを介してスパッタリングすることにより、より大きな風折率の物質をレンズ状にデポジットする等の方法もある。

上紀のようにして形成したレンズアレーの左側に、SOI基板の主義面にMOSトランジスタが配置されている。その能動デバイスの1盛子であるドレインは基板の裏側の配線領域へ凹部の斜面の配線を通って導通している。

次に、 第 4 図 (b) は、 受動光学部品としてド Z P のアレー 1 1 1 を用いた例を示している。

F 2 P の実施例については、前記第1 図において既に述べたが、或る特定の設計された波長で低点距離1、をもつレンズと同様の作用がある。

F Z P の特徴は平面的な構造にやや近く、 レン ズのような大きな凹凸を必要としないことである。 しかしながら第1回で説明したように、電子ビー ム露光によるやや複雑な体光法が必要である。

なお、最近の報告では2つ以上のF2Pを組み

直接法としてはSi(100)面を(110)面 方向へ数度ずらしてその上にGaAs層を単結晶 成長させる方法も報告されている。また、SOI 健成のように絶縁膜上に形成することも可能であ る。また、Si基板上にSiO。またはTa。O。 膜を形成し、その上にGe膜をSiと間様の方法 でSOI膜のGe膜として形成することも可能で ある。Ge結晶膜の上には格子定数のミスフィットが少いのでGaAs膜が結晶成長する。

以下、面発光半導体レーザの実施例について説明する。

第6図は、第5図(a)の半導体レーザ113の部分の拡大断辺図である。なお、第6図は半導体レーザの一例であり、これが理想的な構造ということではない。

類6図において、Si基板71には凹部70が 形成され、凹部70の斜面と展面は絶縁膜72で 保護されている。また、Si基板71の主義面に はSiO、膜73があり、更にTa、O。膜74が 取置されている。また、GeのSOI膜75は、 合わせると彼及依存性が遅くなり、或る存城で光東の収取作用を持たせることも可能な場合もある。 次に、第4回(c)は、受動光学部品として光 学フィルタアレー112を用いた場合を示している。

このような光学フィルタは、光学部品のハンドブックにその構造が示されている。すなわち、高い風折率n。の膜と低交互に1/42の光学長で繰り返すことなどによって狭帯域フィルタが得られる。この場合、Siの1Cプロセスとの整合性を考えると、低い風折率n。の膜としてはSiO。膜、高い風折率n。の膜としてはTa。O。膜、Si、N。膜などが考えられる。

次に、第5図は、本発明の第3の実施例図であり、(a)はSi基板上に形成された面発光半導体レーザアレーの断面図、(b)はSi基板上に形成された化合物半導体のヘテロ接合または超格子構成における光変関機アレーの断面図を示す。

Si 基板へのCa As 層などの化合物半導体の 単結晶層を形成する方法はいくつか知られている。

Ta』O。膜74の上に形成されている。また、
GaAsn*周76、GaAsn周77、n型不
純物をドープしたGaAsAs/AsAs対の多
周反射周78、n型クラッド周79、活性周80、
p型クラッド周81、p型不統物をドープした
Ga。。Asa、Asa、Asa、As対の多
周反射周82、およびキャップ暦83を化合物学
準体層の結晶成長法を用いて形成する。また、電
ボアイソレーション用絶縁膜84を形成したのち、
上部Au/Cr電福85を形成する。下部の電福86はGaAsn*暦76の上に形成して超子低
を形成する。

面を光レーザを第6回のような構造に形成すればレーザ光は上部へも放射されるが、下部の銘は関73、74を介して下方へも放射される。そして下部のSi基板に四部があれば、基板下方にも面発光レーザ光を放射させることができる。このような構成によってSi基板上の面発光レーザは上方および下方にそのレーザ光を放射させることができる。したがって、上記のような構造を本発

特朗平2-299259 (10)

明の3次元O-E・ICの一つの鉄板部に採用すれば、その作用・効果は各種の用途に対応させることができる。

郊 5 図 (a) は上記ような面発光レーザをアレー化したものである。

また、第5図(b)に示す装置は、上記とほぼ 同様の化合物半導体へテロ多層結晶成長層をもち いて構成したレーザ光などの光変質器である。

面発光半導体レーザ自体も或る種の領域や電外分布設定下では、外部入射光東に対して複調効果を有する。更に独自のものとしては、ヘテロ接合およびそれによる超格子やPN接合の空乏層の電界の変位による風折率変化などの電気光学効果による入射光束の内部変調楽子も考えられる。

第5図(b)に示した光変調器114は、上記にのべたような化合物半導体による光変調器のアレーと考えてもよい。

次に、第7図は、本発明の第4の実施例図であり、簡単な〇〜E電子デバイスによるシステム例として3次元先中難器の斯面図に示す。

δ.

Si基板203には本発明の凹部92L、92 Mなどが備えられ、基板相互間や表面と裏面との信号の伝達に利用される。この部分では、前記の入別した光信号が光検知器に入って電気信号に変換されると非に、Si基板203の中に機成されているSiのICで信号の増幅、整形等が行われ

この基板203、基板202は、共にSiICを含んでいるから燃気信号の情報処理を行うことができる。これらの情報処理には信号の演算、記憶、比較、信号パルスの同期とタイミングの調整等が含まれてもよい。

更に高級な処理の場合としては、本発明の3次

この炎施例では、3本の光ファイバード1、ド2・ド3の光很号の中継の場合を例示していなが、この数は本発明の特徴から考えてもっと多数でも可能である。例えば10×10本の光ファイベーのパンドルでも本発明の構造であれば対応できる。第7回において、基板201は石英またはガラスにドーパントを凸レンズである。また、基板202は10年を1日である。また、基板201は1日である。また、基板201は1日である。また、基板204は1日である。また、基板204は1日である。また、基板201と回線な製法で構成されたマイクロレンズアレーである。

元デバイスの優位性を示すものとして各種並列信 号処理がある。これらの並列信号処理はノイマン 型でないニューロ・コンピュータやファジー例得 などへの適応もハードウェアとして考えられる。

上記のごとき必要な情報処理を基板202および基板203の3次元デバイスで処理したのち、面発光レーザによって光伊号に変換し、再び光伝送の信号として外部の光ファイバーへ出力することができる。面発光レーザ93A、93B、93Cを駆動するためには論理ICに比べて大電流を必要とする。この大電流駆動回路またはパワーデバイスも基板202のSiICの中に設定することができる。

面発光レーザ93A、93B、93Cをでた光 取は、基板201に設けられたマイクロレンズ (96A、97A)、(96B、97B)、(9 6C、97C)を介して損失の少い状態で上部の 光ファイバーF1'、F2'、F3'に入射され、 光ファイバー中の伝送モードとなる。

次に、第8回は、第7回における光中離器の俳

以と機能を○一E・IC回路やシステムとして飲 対した1実施例図である。

第8回において、光ファイバーF1からの光侶 付は、マイクロレンズ204-LNIを含む拡板 201を通って拡板203の光検知器120に入 引する。この光検知器120はFINダイオード や 場合によってはバイアス回路を別途設定した A PD(アバランシェフォトダイオード)等でもよい。また、光検知器120と 電 誠 電圧 V od を 分配する 煮子として抵抗121などが付加される。この 図では N 型EDMOS122、123へ光検知 器回路が接続されている。

明一時のパルスをもつ光束が光校知器120に 限計されると、この光検知器の内部抵抗などのインピーダンスが減少し、ゲート電圧はVusを越え てVoo個へ近づくため、NMOSのドライバート ランジスタ122はオンする。NMOSトランジ スタ122の負荷としてはデブレッション型NM OSトランジスタ123が接続されている。

トランジスタ122とトランジスタ123とに

1 2 9 等)を示しているが、これらは単なる表示例であって、別の回路でもよい。また基版 2 0 2 にも上記と 阿様の 意味で C M O S を含ん だ処理 回路例 (例えば 1 4 1、1 4 2、1 4 3、1 4 4、1 4 5、1 4 6、1 4 7 などで適当に 傳成)を示している。

基板 2 0 2 の出力は、N型 E D M O S のトランジスタ 1 4 8 、トランジスタ 1 4 9 からなるインバータ・バッファ回路を駆動する。次に、N型 E D M O S のトランジスタ 1 5 2 とトランジスタ 1 5 0 との中間部に発光散子 1 5 1 (レーザダイオードなど)を設置し、発光素子 1 5 1 を光通信用に駆動して、光パルスを発生させる。発生した光パルスは基板 2 0 1 に設定されたマイクロレンズ 2 0 1 ー L N I を通って光ファイバード 1'へ入射して、光伝播する。

上記の基板202は半導体レーザダイオードとSICMOS、NMOSなどのSiデバイスなどを含んでいるが、この構成法は前記第5回で述べたような構成によってSi基板と化合物半導体デバ

よるN型EDMOSの出力は、ゲート部の光検知 器に光束が入射する毎にオンになる。

この光伊分は光ファイバーF1を介して各種の 変調方式で伝送されてくる。通常は2値変調でディジタル付分となっていることが多い。これらは NRZ (unipolar non raturs to zero)、RZ (upipolar roturn to zero) や IN ビットの借号 を冗長をもたせた 1 ビットの借号になおす CMI (coded sark inversion) などがある。

また、O-E・ICの場合、光の入出力は電流の供給が必要であることが多いのでCMOSは必ずしも適していない。したがって第8回では光の入力、出力回路の部分はNMOSとし、また、電気信号のパルスになってからはCMOS回路で取り扱い易くなるので、そのように構成としている。

イスとを共存させることによって可能になる。

次に、第9回は、第8回と関連した実施例として、ICチップ間で光パルス低分の送受を行なう 実施例を示す図である。

第9回において、基板201、202、203、 204は前記第8回と同様または類似の構成と考えることができる。

第8図の装置においては、3次元デバイスの積層基板として、上記の他に基板601と基板60 2とがある。基板601はSi基板でもよいが、本発明の他の実施例で示したような凹部による光学窓H1(例えば前記第1図において処縁膜14の上に光検知樹が形成されていない部分と同様な構成)などを備えている。なお、光学窓H1以外にもSi基板上にICなどのデバイスが入っていてももちろんよい。

この発光兼子163は、トラングスタ161、 162からなるN型EDMOSトランジスタで醌 動され、光パルスを発生する。この部分の構成は 基板202における類似の部分と同じと考えてよい。

上記のように、第9回の場合は、半導体基板 6 0 2 から 5 1 基板 2 0 3 へ光パルス信号で通信し ていることになる。

なお、図示を省略しているが、基板203または基板202のSilCの中にあるレーザダイオードから基板602にある光検知器に光パルスを 導入して基板203で示したように光パルスを検 知し、MOSICの入力とすることもできる。

また、基板間で光信号の授受を行なうときには、 光パルスの通路には凹部による光学窓や別の基板 にあるマイクロレンズを必要とする。このような 3 次元デバイスを構成する各基板間の光通信による信号の授受は、各回路間のアイソレーションが 良好であり、ファンイン、フォンアウトも〇一E・ I C 概念を導入できるので、地気的なI C に比べ て新しい機能と性能の向上をもたらす。例えば、 3 次元デバイスを構成する複数の各基板のうちに、

Field Effect Devices) 型のテトロードやトランジスタを利用することができる。この表子にはゲート領域にG1、G2などの2個のゲート領域 改極を持つので、ゲート領域のバイアス回路や駆動タイミングなどは独自の数計も必要とされる。

また、上記 Vari D P I F E D のテトロードに 阿 様のテトロードまたは M O S トランジスタ を 負 街としたインバータ 回路など独自の基本設計が可 能であるから、これらの新しい設計概念を有効に 利用すれば、新しい形式による高機能、高集積の O ~ E · I C の情襲や、3 次元 I C 化の確立に道 をひらくことになる。

一方、3次元後暦基板集積回路は、例えば、従来技術の項で引用したJan Grinberg氏らの論文(IEEE Computor)に示されるように、平面構成ICの問題点を解決する回路・システム上の利点を多くもっている。

上記の文献では、メモリ(Memory)を有する基 板、アキュミュレータ(Accumulator)を有する 基板、レプリケイタ(Replicator)面を持つ基 例えば3 20 2 6 20 にマイクロプロセッサがある場合には、この 2 つのプロセッサ間の並列複数個所の光信号の送受にも利用できることになる。

なお、第8回や第9回に示した3次元積階基板 〇-E・ICの回路やシステムは、NMOS、C MOSなどで構成されている場合を例示したが、 これらの回路は従来から報告されているように、 その一部をバイポーラ回路で構成することもできる

なお、第7、8、9回に示したような光中継器による信号の伝送等は、光通信、回像通信、コンピュータ間の高速通信などに利用される。

更に、O-E・ICとしてデバイス機能、性能向上、高級機化の目的を連成させるために、新しいデバイス構成を採用することもできる。例えば第8回または第9回の基板203に示した光検知船120、抵抗121およびMOSトランジスタ122を融合させたような表面循外効果トランジスタとして、Variable Distribution of Potential Insulated Gate

板、カウンタ(Counter)を有する拡板、コンパレータ(Comparator)を有する拡板、面像入力を含めた入力面を持つ基板、出力端子を多数持つ基板、これらの各型素デバイスを統合例御する回路システムを持つ基板などからなる3次元積層基板ICの概念が示されている。

また、同様に従来技術の項で引用した日経マイクロデバイスに記載の3次元デバイスにおいても多くの観成例やシステム応用例が示されている。

また、コンピュータのような大規模の狼種回路を平面拡板で構成しようとすると、ノイマン型の場合、アキュミュレータ(Accumulator)部とメモリ(Momory)部とでのデータの投受において、情報処理のシークエンスで処理速度に渋滞部位が発生する。このことは情報を構成する各ピットを持つワード(Word)部のアドレスとも関連して、ホン ノイマン ボトル ネック(Von Neuman bottle neck)などとも呼ばれている。このような問題点は、四路に並列処理を更に監督に取り入れた新しい方式によって解決策が見出されつつあ

ð.

上記のような折しい並列処理コンピュータや、 非ノイマン式情報処理(ニューロ・コンピュータ、 ファジイ・コンピュータ、A.I.処理等)には大 量のメモリや大量の並列借号処理が要求される。

また、特殊な例としては、光信号がノイズや放 電などの電磁環境に強いことから、そのような歴 環境にある多数のセンサ、アクチェータの近傍に 設置された電子国路の間の信号の通信として利用 することが出来る。そのような環境下では〇-E・ ICである本発明の3次元デバイスにおいても金 興性基板によるシールド性の確保や、強力な接地 電艦の形成などの3次元デバイス構成を準備する 必要がある。

第7個の面発光レーザの基板はGaAs基板から 出発して形成することもできることになる。

次に、第10回は本発明の第5の**灾**施例図である。

この災筋例は、前記第7回における上部基板201と下部基板202との間にPLZTからなる電気光学効果をもつ基板301とブラスチックなどのポラライザ基板302とを設けたものである。

上記のPLZT板は透明電極間の電界や機方向の電腦による電界によって投展折などの電気光学作用があり、この板の透過前と透過後では偏光状態に変異が生じる。したがってポラライザ板302を通って光ファイバPl'、P2'、P3'へ入射される光東は、偏光状態の制御と光量の強力制御と光型の気光学板を利用すれば、光シャッタも可能となる。なお、第10回の(98A、99A)、(98B、98B)、

第10回の実施例は、異種基板の数が多いので、 前記第7回までの突施例に比べて、製造と設計は より困難であり、前記のごとき異種基板の配線領域を含めた可撓性のある結合法がこの場合にも重 製な物部をもつ。

(発明の効果)

せるようになっている。

また上記にのべた2つの基板の間に配線領域を 相互に接続する手段は、少なくとも1つの基板の 裏面には少なくとも1つの凹部が形成され、 酸凹 部の底面すなわち基板の 称い部分を貫通して 設け られたオーミック部材若しくは飽助湯子を介して 基板の主表面と 裏面とを 電気的に接続する 接続 段が設けられ、 敲接鯱手段を介して上部の基板と 下部の基板との所定部分が電気的に接続されよう な構造になっている。

上記のような本発明の構成により、次のごとき 効果が得られる。

(1) 従来の3次元デバイスにあっては、基初の主要面と裏面とを電気的信号によって結合する手度が十分に開発されていなかったが、本発明によれば、3次元デバイスを構成する各基板は本発明の凹部に設けられた信号伝達手段によって、複数個の信号ラインについて同時並行処理が可能となる。これによって基板に垂直方向の信号の伝達が大幅に容易になり、例えば32bitの上向き信

学情報を選係信号に変換したのちも、垂直方向の信号の流れの複数個、大量同時並行信号処理が可能なので、上記のような情報処理システムに高速で対応できる。このため、高度のパターン認識、ニューロ・コンピュータの信号処理、ファジー制御等の信号処理にもハードウェアとして利用することができる。

またノイマン型コンピュータであっても、大客 量、並列処理3次元マイクロコンピュータ、並列 借号処理機能を持つインテリジェント・センサ・ デバイスなどへも有効に利用することが出来る。

本発明のおつ各種のコンセプトを適宜選択設定すれば、上記のノイマン型、 非ノイマン型信号処理を関わず、パターンまたは西像による入力も可能であると共に、出力もパターンまたは配像として出力させることも出来る。 このようなことは従来の強徒回路の構成では不可能に近いことであって、本発明のロービる 次元デバイスは、 従来の概念でいえばシステムに相当するものを 3 次元集役デバイスにしたものと言える。したがって、 従来

号や32bitの下向き個号を本籍明の倡导伝道系 段を用いることによって達成できる。

本税明の3次元化された半導体装置においては、上記のような間時並行信号処理が可能であると同時に、3次元デバイスを構成する拡板の少くとも1つの中に微小光学部品がある構成となっている。このため、3次元構造をもった光学一は気IC (O-E・IC) も容易に構成できるという効果がある。

(2) 従来のOーE・I C は平面構造が多く、3 次元的構成でその特徴がよく効果としてあらわれているものが少かったが、本発明の3 次元構造のO・E・I C では、複数個の基板をその積層体の変異として取り入れているので、SiI C の成小光学部材部、化合物半導体発光デバイスなどを必要に応じて個別の基板へも配置できるため、O・E デバイスやシステムの構成が大程をディンをなる。例えば、画像のような光学情報をディンをなり、個別で表す場合は、信号量が膨大になるが、本発明のO・E 3 次元デバイスにあっては大量の光

システムにおけるワイヤ・ハーネスや実装基板等 の部品を大幅に減らすことが可能になる、という 利点もある。

また、本発明の〇ーE3次元デバイスは、積層された複数の接板の最上面と最下面のどこの部分へも2次元的自由度をもって複数個の光ファイバーまたはファイバーバンドルを設定することができる。これによって光運信の分野においても本発明の3次元デバイスは比較的大面積の平面的配配の構成によって光信号の並列処理を可能にすることが出来る、という効果が得られる。

4. 図面の簡単な説明

第1図は本発明の一変施例図であり、〇-E・ IC機能を持つ3次元デバイスによる集役化半導体数置の部分的断面図、第2図は1つの凹部に2 つ以上の電極配線を設けた場合の構成を示す変施 例図であり、(A)及び(B)は断面図、(C) は斜視図、第3図は1つの基板内に複数の凹部が あり、かつその凹部の中に複数の凹部裏面端子が ある場合の基板裏面から見た平面図、第4図は微

特朗平2-299259 (15)

小光学部品として受動光学部品を用いた実施例の 断面図、第5図は本発明の他の尖筋例図であり、 (u)はSi基板上に形成された面発光半導体レ ーザアレーの斯面図、(b)はSi基板上に形成 された化合物半導体のヘテロ接合または超格子構 成における光変調器アレーの断面図、第6図は第 5 図(a)の半導体レーザの部分の拡大断面図、 第7 図は本発明の突施倒として 3 次元光中離器を 構成した場合の斯副図、婚8図は第7図における 光中離器の構成と機能をO-E・IC回路やシス テムとして示した災節例図、第8図はICチップ 17…pウェル領域 18…ゲート電極 心で光パルス俳号の送受を行なう装置の尖筋例図。 第10図は第7図のデバイスの機能に更に個光等 の光束糾御デバイスの基板を附加した実施例の部 分的断面図である。

く符号の説明〉

- 1…シリコンバルク基板部
- 2…フィールド酸化膜
- 3 … 裏面の凹部を贈う結構順
- 4 ··· SOI 構成のSi膜
- 28A、B…光検知器の2つの電極
- 29…pウェルコンタクトのp+領域
- 3 U … n 基板のCMOS基板コンタクトn・領域
- 3 1 …p *ソース
- 32…p⁺ドレイン
- 33…n+ドレイン 3 4 … a + ソース
- 35.36 ··· S i ゲート
- 37、38…CMOSのゲート絶縁膜
- 39…股間絶縁膜
- 4 0 ··· V pp 性極
- 4 1 ··· Vss 低極
- 4 2 … CMOS出力電極
- 43…СMOS入力ゲート世俗
- 11、45…ポリイミド暦
- 46 U、47 U…上部基板用Au合金2 層低極
- 4 G L、4 7 L…下部基板用 A u 合金 2 層電極
- 48…透明絶縁膜
- 49… FZPの位相シフト構造
- 50、51…アルミជ極
- 5 2 、 5 3 … 上部または下部基板用 A u 合金電極
- 54…下部の基板の裏面などの保護絶縁膜
- 55、56…エッチ穴 57、58…光束
- 101…上部の半導体基板

5…凹部を貫通するアイソレーション用絶縁膜 6…四部にある低抵抗部材による信号伝達手段 7、7A、7B…凝固の凹部から斜面を通って

8…ソース

9 …ドレイン

- 10…薄いゲート用酸化膜
- 11…シリコンゲート 12…ゲート用配益徴福
- 13…SOIのSi膜 14…SOIのI形

裏面の配線領域へ行く電極

- 15 ... ソース
- 16…四部の基板裏面へ貫通するドレイン部

- 19…ソース世版
- 20…ドレインの主袋面の電極
- 21…四部のドレイン英面帽子電幅21Aと斜面 を通って真面の配線領域へ到る保施院
- 22…エッチ穴(凹部)
- 2 3 ··· P S G などのドープ絶縁膜
- 24 ··· p + のSOIのSi周
- 25 ··· n 型のSi層 26 ··· p *の結晶層
- 27… 絶隸曆
- 102…下部の半導体基板
- 501…光検知掛部 502…P2P部分
- 60…基板のパルク部
- 81…凹部の貫通部のアイソレーション絶縁膜
- 62…英面の絶縁膜 63…主表面の絶縁膜
- 64…低抵抗配線用部材
- 65A、B…真面の配線用電極部材
- 68…裏面からみた凹部の始子電極群
- 70…面発光半導体レーザ用凹部
- 71…半導体パルク部
- 72…基板裏側の総縁膜
- 73、74… 半導体レーザ用SOI 構造のための 絶縁膜
- 201…マイクロレンズを含む基板
- 202… 面発光レーザを持つ基板(信号伝達用の
- 203…光検知器を持つ基板(信号伝達用の凹部 を持つ)
- 204…マイクロレンズを持つ基板
 - 9 0 A 、 B 、 C … マイクロレンズ

特閒平2-299259 (16)

B 1 A . B . C … 光検知器 .

921.92 M … 凹部

9 3 A、B、C… 面発光半導体レーザ

9 4 L、M…四部


96.97A.B.C…マイクロレンズ


301…光束制御(偏光)デバイスを持つ拡板

302…ポラライザの奴


98、99A、B、C…光束例御デバイス用透明

遺極







代理人并理士 中村 魄之功










持閉平2-299259 (17)










待開平2-299259 (18)

-0[

152


Vss



第 8 図

121

特開平2-299259 (19)



手統 補正 書(自発)

平成 1年 6月22日

特許庁長官 殴

1. 事件の表示 平成 1年特許顕第118810号

2. 意明の名称 半導体装置

3. 補正をする者

李件との関係 特許出職人

4. 代 理 人

住 所 (〒100)東京都千代田区丸の内一丁目5番1号 新丸ノ内ビルヂング3階44区(電話214-0502) 会

氏名 (6835) 弁理士 中村 輔之助

5. 補正の対象 明劔書の発明の詳細な説明、図面の簡単な 説明の各種および図面

6、補正の内容 遂付別紙のとおり



補正の内容

1. 明細書第41 真第7 行を「基板202のC MOSを含んだ回路の出力は、N型EDMOSの トラン」と補正する。

2. 明細音第58頁第13行の次に下記の文章 を挿入する。

1110 ··· レンズ 111 ··· FZP

112…フィルタ 113…半導体レーザ

114 …光変四器

120 ... 光検知器 121 ... 抵抗

123.124.125.126.127.

1 2 8 、 1 2 9 ··· 接板 2 0 3 の C M O S も含ん だ回路

141, 142, 143, 144, 145,

146、147… 接板 202の CMO S も 含ん だ 国路

148.149…N型EDMOS

151…税光期子

150、152 ··· N型EDMOS

161、162 ··· N型EDMOS

163… 発光 寿子

201-LN1, 204-LN1...マイクロレ

601-H1…四部の光学窓 」

3. 図面の第1図乃至第10図を懸付別紙のとおり補正する。なお、これらの図面は全て出収時に设付した図面の浄書である。